SD2

Repositório para armazenamento e controle das atividades da disciplina de Sistemas Digitais II (PCS3225)

Projeto do Semestre

O projeto da disciplina se baseia no desenvolvimento de um processador RISC-V com palavras de 64 bits. O projeto está sendo desenvolvido em partes durantes as aulas

Simulações e Testes

Está sendo usado o Icarus Verilog para realizar as simulações e testes dos modulos desenvolvidos.

Name		Name	Last commit message	Last commit date
Latest commit History 54 Commits
float		float
multiplicador		multiplicador
riscV-padronizado		riscV-padronizado
test_benchs		test_benchs
README.md		README.md
banco_reg.v		banco_reg.v
contador_programa.v		contador_programa.v
control.v		control.v
datapath.v		datapath.v
fib.v		fib.v
memoria_instrucao.v		memoria_instrucao.v
mux_three_to_one.v		mux_three_to_one.v
mux_two_to_one.v		mux_two_to_one.v
ram.v		ram.v
registrador.v		registrador.v
risc.v		risc.v
tb_fib.v		tb_fib.v
ula.v		ula.v

Thaylor-Hugo/SD2

Folders and files

Latest commit

History

Repository files navigation

SD2

Projeto do Semestre

Simulações e Testes

About

Resources

Stars

Watchers

Forks

Languages